MEMORY MANAGEMENT SYSTEM FOR MULTIPROCESSOR SYSTEM

Publication number:

JP6348658

Publication date:

1994-12-22

Inventor:

SHIMAJIRI TAKUMI

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

G06F15/16; G06F15/16; (IPC1-7): G06F15/16

- european:

Application number: Priority number(s):


JP19930133050 19930603

JP19930133050 19930603

Report a data error here

Abstract of JP6348658

PURPOSE: To deal with a large-scaled multiprocessor system by effectively using the physical storage spaces. CONSTITUTION:In a memory control system used for a mutiprocessor system, the extended paging memory control means 3 and 6 divide the virtual storage spaces (a) and (c) and the physical storage spaces (b) and (d) of the arithmetic units 1 and 2 in each fixed length to secure the correspondence between the virtual and physical storage spaces by means of the conversion tables for each fixed length and also to secure the correspondence between the virtual storage spaces and those of other arithmetic units as well. Then the remote memory register means 4 and 7 register the virtual storage spaces of other arithmetic units in the conversion tables via the means 3 and 6 so as to allocate those storage spaces of other arithmetic units to the virtual storage spaces of their own arithmetic units. Furthermore the storage space protecting means 5 and 8 register the attributes of the virtual storage spaces as well as these storage spaces themselves when the virtual storage spaces are registered in the conversion tables which are used by both means 3 and 6.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平6-348658

(43)公開日 平成6年(1994)12月22日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 15/16

320 G 7429-5L

審査請求 有 請求項の数3 OL (全5 頁)

(21)出願書号

特膜平5-133050

(22)出鷹日

平成5年(1993)6月3日

(71)出版人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 島尻 匠

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 マルチプロセッサシステムにおけるメモリ管理方式

(57)【要約】

【目的】物理的記憶空間を有効に活用することによっ て、大規模マルチプロセッサシステムに対応できるよう にする。

【構成】演算装置1,2の仮想記憶空間a,c及び物理 記憶空間b、dを固定長の大きさに分割し、固定長単位 に変換表を用いて仮想記憶空間と物理記憶空間との対応 をとると共に仮想記憶空間と他の演算装置の仮想記憶空 間との対応をとる拡張ページングメモリ管理手段3,6 と、他の演算装置の仮想記憶空間を自らの演算装置の仮 想記憶空間の割り付けるよう前記ページングメモリ管理 手段3,6を用いて変換表に登録する沿革メモリ登録手 段4,7と、ページングメモリ管理手段で3,6で使用 する変換表に仮想記憶空間を登録する際に仮想記憶空間 の属性と共に仮想記憶空間を登録する記憶空間保護手段 5, 8を含むことを特徴とするマルチプロセッサシステ ムにおけるメモリ管理方式。



【特許請求の範囲】

【請求項1】 仮想記憶機構を有するマルチプロセッサ システムの各演算装置に、

演算装置の仮想記憶空間及び物理記憶空間を固定長の大 きさに分割し、固定長単位に変換表を用いて前記仮想記 **憶空間と前記物理記憶空間との対応をとると共に前記仮** 想記憶空間と他の演算装置の仮想記憶空間との対応をと るページングメモリ管理手段と、

他の演算装置の仮想記憶空間を自らの演算装置の仮想記 憶空間に割り付けるように前記ページングメモリ管理手 10 バイトを表すために必要なビット数である。 段を用いて前記変換表に登録する遠隔メモリ登録手段 ٤٠

前記ページングメモリ管理手段で使用する前記変換表に 前記仮想記憶空間を登録する際に前記仮想記憶空間の属 性と共に前記仮想記憶空間を登録する記憶空間保護手段 を含むことを特徴とするマリチプロセッサシステムにお けるメモリ管理方式。

【請求項2】 前記対応をページングメモリ手段に設け たページングテーブルによって行うことを特徴とする請 求項1記載のマルチプロセッサシステムにおけるメモリ 20 管理方式。

【請求項3】 前記属性が読みだし許可ビットと書き込 み許可ビットで表現されることを特徴とする請求項1記 載のマルチプロセッサシステムにおけるメモリ管理方 式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はマルチプロセッサシステ ムにおけるメモリ管理方式に関し、特に、各演算装置が 仮想記憶機構を備えたマルチブセッサシステムにおける 30 メモリ管理方式に関する。

[0002]

【従来の技術】従来との種のメモリ管理方式について図 面を参照して説明する。

【0003】図3は、従来の一例を説明するための仮想 記憶空間アドレスマップである。図3では32ビットで アドレスを表現し、16台の演算装置それぞれに64メ ガバイトの物理記憶を実装していることを示す。また、 各演算装置間には演算装置間で情報の交換ができる通信 機能を持っている。

【0004】本例は、仮想記憶空間0,4000000から0,7f ffffffの仮想のアドレスをアクセスした場合に、通信機 能により他の演算装置にアクセスできるように仮想記憶 空間に固定に割り付けたものである。すなわち、仮想ア ドレス0,4000000から仮想アドレス0,43ffffffでは演算 装置10、アドレス0、4400000からアドレス0、47fffffま では演算装置11、にそれぞれアクセスされ、以下同様で ある。

【0005】図4は仮想アドレスのビット構成を示し、 32ビットで表現される仮想ドレスgは上位2ビットの 50 ら物理記億空間dを求める方法は、公知のページング方

空ビットと、演算装置番号 h を表わす 4 ビットと演算装 置番号h内の仮想アドレスiを表わす26ビットとから 構成される。演算装置番号hが自演算装置の番号でない 場合、仮想アドレスiを当該演算装置hへ伝えるには演 算装置間通信機能を用いる。

【0006】演算装置番号hは0から15の値をもち、 演算装置10は演算装置番号0、演算装置11は演算装 置番号1、以下同様である。また、仮想アドレス1が2 6ビットであるのは、実装している物理記憶の64メガ

【0007】とのようにして演算装置が16個分のそれ ぞれの物理記億の64メガバイトを全て仮想記憶空間に 割り付けていた。

[0008]

【発明が解決しようとする課題】上述した従来のマルチ プロセッサシステムにおけるメモリ管理方式では、各演 算装置の仮想記憶空間の特定の領域を特定の演算装置の 仮想記憶空間を参照するように仮想記憶空間を固定で割 り当ててたため、多くの演算装置を有し、さらに各演算 装置が多くの物理記億空間を持つ、さらに大規模なマル チプロセッサシステム構成の場合には仮想記憶空間の領 域が不足してしまうという欠点があった。

[0009]

【課題を解決するための手段】本発明のマルチプロセッ サシステムにおけるメモリ管理方式は、仮想記憶機構を 有するマルチプロセッサシステムの各演算装置に、各演 算装置の仮想記憶空間及び物理記億空間を固定長の大き さに分割し、固定長単位に変換表を用いて前記仮想記憶 空間と前記物理記憶空間との対応をとると共に前記仮想 記憶空間と他の演算装置の仮想記憶空間との対応をとる ページングメモリ管理手段と、他の演算装置の仮想記憶 空間を自らの演算装置の仮想記憶空間に割り付けるよう 前記ページングメモリ管理手段を用いて前記変換表に登 録する遠隔メモリ登録手段と、前記ページングメモリ管 理手段で使用する前記変換表に前記仮想記憶空間を登録 する際に前記仮想記憶空間の属性と共に登録する記憶空 間の保護手段を有している。

[0010]

【実施例】次に本発明の実施例について説明する。図1 は、本発明の一実施例を示すブロック図であり、2台の 40 演算装置 1, 2 が仮想記憶空間 a, c と物理記憶空間 b. dを有するマルチプロセッサシステムである。仮想 記憶空間a, b及び物理記億空間b, dは固定長の大き さに分割され、固定長単位に変換表を用いてそれぞれ仮 想記憶空間aから物理記憶空間b、仮想記憶空間cから 物理記憶空間はが求められると共に、仮想記憶空間aか ら仮想記憶空間 cも求める事ができる。

【0011】演算装置1内で仮想記憶空間aに対して物 理記憶空間b、同じく演算装置2内で仮想記憶空間cか

式と変わらないが、演算装置1と演算装置2の仮想記憶 空間aから仮想記憶空間cを求めることが可能である。 また、前記変換表は拡張ページングメモリ管理手段3、 及び拡張ページングメモリ管理手段6内に存在する。

【0012】演算装置2の仮想記憶空間cを演算装置1 の仮想記憶空間 a から求め、また演算装置 1 の記憶空間 aを演算装置2の仮想記憶空間 c から求めることができ るよう、ページングメモリ管理手段3、6と、ページン グメモリ管理手段3、6内の変換表に他の演算装置を仮 想記憶空間を登録する遠隔メモリ登録手段4、7と、ペ 10 ージングメモリ管理手段3、6、使用する変換表に仮想 記憶空間a、cを登録する際に仮想記憶空間a、cの属 性を登録する記憶空間保護手段5、8を含んでいる。

【0013】次に本実施例において他の演算算装置の仮 想記憶空間をアクセスする方法につき具体的に説明す る。

【0014】図2は図1の拡張ページングメモリ管理手 段3および6に設けられた変換表の1つのページテーブ ルエントリのフォーマットであり、64ビット構成にな っている。物理記憶空間のページナンバーPFN は自演装 20 置の物理記億空間のアドレスの上位20ビット、仮想記憶 空間のページナンバーの仮想記憶空間のアドレスの上位 20ビットを格納する。物理記億空間のページナンバーPF N、仮想記憶空間のページナンバーVFN の上位ビットで 表現されるための本実施例に示すシステムは4Kバイト に対し1エントリ存在することになる。

【0015】ページングテーブルエントリーは、自演装 置の仮想記憶空間に自演算装置がアクセスを要求する時 に新規に作成され、アクセスが存在した場合に参照する ものとするものである。自演算装置の仮想記憶空間に自 30 ドレスマップである。 演算装置がアクセスした場合には仮想記憶空間が自演算 装置の物理記憶空間を指すのが、あるいは他の演算装置 の仮想アドレスを指すのかはPFN とVFN の切り替えビッ トM を読み出すことで行う。さらに、書き込み許可ビッ トW、読みだし許可ビットR を設定しておくことで他の 演算装置からのアクセスがあった場合にアクセスを許可 するかどうかの判定を行う。

【0016】また、ある演算装置が他の演算装置の仮想 アドレスをアクセスしたい場合にはまずページテーブル エントリーを新規に作成し、作成したページテーブルエ 40 ントリi のビットM を"1"にしてアクセスしたい他演 算装置の仮想アドレスの上位20ビットを仮想記憶空欄の ページナンバーをVFN の領域に書き込むと共に、書き込 み許可ビットW、読みだし許可をビットR を書き込む。 1つのページテーブルエントリに対して4kバイトの領 域までしか管理できないため、4 kバイトを越える領域 ヘアクセスしたい場合には複数のページテーブルエント リを作成する。

【0017】各演算装置1.2は実際に作成されたペー ジテーブルエントリにアクセスが生じた場合にはまずビ ットM を読み出す。ビットM が "O"の時は自演算装置 の物理記憶空間を指しているため物理記憶空間のページ ナンバーPFN を読み出す。ビットM が"1"の時は仮想

記憶空間のページナンバーVFN と演算装置番号PEIDを読 み出し、演算装置番号PEIDを持つ演算装置へ仮想記憶空 間のページナンバーVFN を演算装置間通信機能を用いて 伝える。

【0018】仮想記憶空間のページングナンバーテーブ ルエントリを読み出し、読み出したページエントリの中 の書き込み許可ビットR を読み出し、アクセス可能であ るかどうかを判断し、不用意なメモリアクセスをなくし メモリ領域の保護を行う。

[0019]

【発明の効果】本発明によると、他の演算装置の仮想記 憶空間を固定長単位に自らの演算装置の変換表に登録し 仮想記憶空間に割り当てるため、アクセスする必要のな い他の演算装置の仮想記憶空間を自らの仮想記憶空間に 割り当てることがなくなり、無駄な自演算装置の仮想記 憶空間の使用を回避でき各演算装置の物理記憶空間の増 大、さらにはマルチプロセッサシステムを構成する演算 装置の台数の増加に用意に対応できるできるという効果 がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示すブロック図である。

【図2】図1に示した実施例おける仮想記憶空間を管理 するテーブルを示す図である。

【図3】従来の一例を説明するための仮想記憶空間のア

【図4】従来の一例における仮想アドレスのビット割り を示す図である。


【符号の説明】


- 1, 2 演算装置
- 3, 6 ベージングメモリ管理手段
- 4, 7 遠隔メモリ登録手段
- 5.8 記憶空間保護手段

10~25 各演算装置への仮想アドレス空間の固定 メモリマップ

- 仮想記憶空間 a, c, e
 - b, d, f 物理記憶空間
 - g, i 仮想アドレス
 - PFN物理記憶空間のページングナンバー
 - VFN 仮想記憶空間のページングナンバー
 - 演算装置番号 h, PEID
 - 読みだし許可ピット R
 - 書き込み許可ビット W
 - PFN とVFN の切り替えビット M

【図1】





PKID: 演算装置番号 R: 競みだし許可ピット W: 書き込み許可ピット M: PFNとVFNの切り替えピット

【図3】

		•
0×7 f f f f f f	演算装置 25	
0 × 7 c 0 0 0 0 0 0	演算装置 24	
0 × 7 8 0 0 0 0 0 0	演算装置 23	
0×74000000	演算装置 22	
0×70000000	演算装置 21	
$0 \times 6 c 0 0 0 0 0 0$	演算装置 20	
0×68000000	演算装置 19	
0 × 6 4 0 0 0 0 0 0	演算装置 18	
0×60000000	演算装置 17	
0 × 5 c 0 0 0 0 0 0	演算装置 16	
0×58000000		
0 × 5 4 0 0 0 0 0 0	演算装置 15	
0 × 5 0 0 0 0 0 0 0	演算装置 14	
0 × 4 c 0 0 0 0 0 0	演算装置 13	
0 × 4 8 0 0 0 0 0 0	演算装置 12	
0 × 4 4 0 0 0 0 0 0	演算装置 11	
0×40000000	演算装置 10	
	•	仮想記憶空間
		アドレスマップ
•		